PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-215602

(43)Date of publication of application: 24.08.1993

(51)Int.CI.

G01J 1/44 G01J 1/46

HO4N 1/028

(21)Application number: 04-013031

(71)Applicant: FUJI ELECTRIC CO LTD

(22)Date of filing:

28.01.1992

(72)Inventor: TSURUTA YOSHIO

YOKOYAMA SHOTARO

(30)Priority

Priority number: 03129477

Priority date: 31.05.1991

Priority country: JP

03326193

10.12.1991


JP

(54) OPTICAL SENSOR AND OPTICAL SENSOR UNIT USING THE SAME

(57) Abstract:

PURPOSE: To make it possible to sustain linear optoelectric conversion characteristics upto a low quantity of light region by converting photocurrent, delivered from an optoelectric converting means such as a photodiode, into a voltage by means of a differential amplifier and an integrating capacitor.

CONSTITUTION: The optical sensor comprises a photodiode 1, an operational amplifier 2 having an inverted input receiving an output from the photodiode 1 and a non-inverted input receiving a voltage reference Vref, an integrating capacitor 3 connected in parallel with the operational amplifier 2 and connecting the output from the photodiode 1 with the output from the operational amplifier 2, a capacitor 4, and an output switch 5. In accordance with the quantity of light, the optoelectric converting means (photodiode 1) produces charges which are led to the input side of a differential amplifier circuit(circuit employing a CMOS) and then the charges are stored in the integrating capacitor 3



connected in parallel with the differential amplifier circuit. Consequently, a constant potential is kept at the input side of the differential amplifier circuit and the variation at the output side thereof is amplified and outputted therefrom.

LEGAL STATUS

[Date of request for examination]

16.12.1997

[Date of sending the examiner's decision of rejection]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-215602

(43)公開日 平成5年(1993)8月24日

(51)Int.Cl. ⁵ G 0 1 J	1/44	識別記号 A	庁内整理番号 8117-2G 8117-2G	F I	技術表示箇所
H 0 4 N	1/46 1/028	A	8117-2G 8117-2G 9070-5C		

審査請求 未請求 請求項の数12(全 17 頁)


(21)出願番号	特願平4-13031	(71)出願人	000005234
(22)出願日	平成 4年(1992) 1月28日	(72)発明者	富士電機株式会社 神奈川県川崎市川崎区田辺新田1番1号 鶴田 芳雄
(31)優先権主張番号 (32)優先日	特願平3-129477 平 3 (1991) 5 月31日		神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内
(33)優先権主張国(31)優先権主張番号	日本(JP) 特顯平3-326193	(72)発明者	横山 章太郎 神奈川県川崎市川崎区田辺新田1番1号
(32)優先日	平 3 (1991)12月10日		富士電機株式会社内
(33)優先権主張国	日本(JP)	(74)代理人	弁理士 山田 稔

(54)【発明の名称】 光センサーおよびこれを用いた光センサー装置

(57) 【要約】

【目的】 半導体を用いた光センサー装置において、光量の少ない領域においても線形性が確保でき、応答時間の早い光センサー装置を実現する。

【構成】 フォトダイオード1.1の光電流を、オペアンプ2.1とこれに並列に接続された積分容量3.1を用いて蓄積することにより、光電流に比例する電圧出力をオペアンプ2.1の出力から得ることができる。このため、線形性の優れたフォトダイオードを用いて光センサー装置を構成することが可能となる。



【特許請求の範囲】

【請求項1】 光量に応じて電荷を発生する光電変換手段と、この電荷が一定時間蓄積された電位変動を光出力電位として出力する積分手段と、この光出力電位を初期化する電位設定手段とを有する光センサーであって、前記積分手段は、前記光電変換手段の出力を入力として所定の基準電圧に対し作動する差動増幅回路と、この差動増幅回路の入出力間に並列に接続された積分容量とを備えていることを特徴とする光センサー。

【請求項2】 請求項1において、前記光電変換手段は、フォトダイオードであることを特徴とする光センサー

【請求項3】 請求項1または2において、前記差動増幅回路は、CMOS回路により構成されていることを特徴とする光センサー。

【請求項4】 請求項1ないし3のいずれかにおいて、 前記差動増幅回路は、CMOSにより構成された比較回 路であることを特徴とする光センサー。

【請求項5】 請求項1ないし4のいずれかにおいて、前記電位設定手段は、前記差動増幅回路の入出力間に並 20列に接続されたスイッチ回路であることを特徴とする光センサー。

【請求項6】 請求項1ないし5のいずれかの項に記載の複数の光センサーと、これらの光センサーからの前記光出力電位が順次入力されるバッファ回路とを有する光センサー装置であって、このバッファ回路が、前記光出力電位がゲート電極に印加される出力用FETを備えていることを特徴とする光センサー装置。

【請求項7】 請求項1ないし5のいずれかの項に記載の複数の光センサーと、これらの光センサーからの前記 30 光出力電位が順次入力されるバッファ回路とを有する光センサー装置であって、このバッファ回路が、前記光出力電位が入力される伝達容量と、この伝達容量の出力に生ずる伝達電位を初期化する伝達電位初期化手段とを備えていることを特徴とする光センサー装置。

【請求項8】 請求項7において、前記伝達電位初期化 手段は、前記光出力電位の初期化時に先立って前記伝達 電位を初期化する電位変換初期化手段であることを特徴 とする光センサー装置。

【請求項9】 請求項7または8において、前記バッフ 40 ァ回路は前記伝達電位がゲート電位に印加される出力用 FETを備えており、前記伝達電位初期化手段は、前記 伝達電位を前記出力用FETの閾値電位に初期化する閾値電位設定手段であることを特徴とする光センサー装置。

【請求項10】 請求項9において、前記閾値電位設定手段は、出力用FETと同じ構成の電位設定用FETであり、この電位設定用FETのドレインがゲート電極と短絡されていることを特徴とする光センサー装置。

【請求項11】 請求項6、9および10のいずれかに 50

2

おいて、前記出力用FETの出力側の電位を初期化する 出力電位リセット手段を有することを特徴とする光セン サー装置。

【請求項12】 請求項11において、前記出力用FE Tの出力端に、前記出力電位リセット手段の動作中の貫通電流を遮断するスイッチ手段が設置されていることを特徴とする光センサー装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ファクシミリの原稿読み取り装置などに用いられる光電変換素子を備えた半導体装置 (光センサー) に関するものである。

[0002]

【従来の技術】ファクシミリ等に用いられる原稿読み取り装置の方式として、原稿からの映像を縮小結像して読み取る縮小型と、原寸のままで読み取る密着型の2方式がある。近年、装置の小型化が可能であること、および光学系の調整が容易であることより、密着型の読み取り装置の開発が盛んに行われている。そして、この装置に用いられる光センサーとしては、アモルファスーシリコン、CdS-Se等の薄膜を用いたものや、電荷結合ディバイス(CCD)およびMOS型などのシリコン単結晶を用いたものが一般的に採用されている。このうち、シリコン単結晶を用いたものは、光電素子としてフォトダイオード、フォトトランジスタなどの高性能素子を用いることができる。そして、フォトトランジスタを用いたMOS方式の光センサーは、比較的安価で高性能を得ることが可能であるため、実用化が進んでいる。

【0003】図14に、フォトトランジスタを用いたM OS方式の光センサーの回路構成を示してある。この装 置は、フォトトランジスタにより構成された複数のセン サー20.1~20.n、この各トランジスタのベース コレクタ間容量22.1~22.n、各センサーからの 信号を読み出すためのスイッチ21.1~21. nおよ び各センサーと出力部をリセットするリセットスイッチ 24により構成されている。このような回路において は、先ず、リセットスイッチ24とスイッチ21.1~ 21. nがオンされ、各センサーがリセットされる。こ の状態において、各センサーのベースコレクタ間容量2 2. 1~22. nは一定の電圧に逆バイアスされる。そ して、スイッチ21.1~21.nがオフとなり、セン サー20.1~20. nが光を検知すると、その光量に 応じて電荷が生じ、ベースコレクタ間容量22.1~2 2. nに保持されている電荷が放電される。次に、各ス イッチ21.1~21.nが走査回路からの信号25に 従い、順次オン・オフされる。この際に、各ペースコレ クタ間容量22.1~22.nが再充電されるため、ベ ース・エミッタ間に電流が流れる。そして、トランジス タ作用によりエミッタ・コレクタ間に増幅率hfe倍され た電流が流れる。このようにして、各センサーに検知さ

れた光は電流に変換され、増幅されて出力側に現れる。 【0004】

【発明が解決しようとする課題】上記のフォトトランジスタを用いた光センサー装置は、フォトトランジスタの増幅作用により、高感度の出力を得ることが可能である。しかしながら、フォトトランジスタは、図15に示すような特性を持っており、出力する際にベース・エミッタ間の電位差VBEが小さいと、ベース・エミッタ電流 IBEが指数関数的に流れ難くなる。このため、センサーの検知する光量の少ないときは、一定の読出時間(数100 100

【0005】このような光センサー装置においては、読出時間を長くすれば、光電変換特性の線形性を維持することが可能であるが、原稿の読み取り時間が長くなるため、装置の高速化において障害となる。

【0006】そこで、本発明の目的は、上記問題点に鑑みて、短い読出時間で光量の小さい領域まで線形な光電変換特性の維持された光センサーを実現することにある。

[0007]

【課題を解決するための手段】上記の課題を解決するために、本発明の光センサーにおいては、光量に応じて電荷を発生する光電変換手段を採用し、この電荷を一定時間蓄積することよる電位変動を光量に応じた光出力電位として用いるようにしている。そして、本発明に係る光量に応じて電荷を発生する光電変換手段と、この電荷が一定時間蓄積された電位変動を光出力電位として出力する積分手段と、この光出力電位を初期化する電位設定手段とを有する光センサーにおいては、積分手段が、光電変換手段の出力を入力として所定の基準電圧に対し作動する差動増幅回路と、この差動増幅回路の入出力間に並列に接続された積分容量とを備えていることを特徴としている。この光電変換手段としては、フォトダイオードを採用することができる。

【0008】また、差動増幅回路としては、CMOSを 40 用いた回路で構成でき、さらにこの差動増幅回路としてはCMOSにより構成された比較回路をであることが望ましい。また、電位設定手段としては、差動増幅回路の入出力間に並列に接続されたスイッチ回路を用いることができる。

【0009】そして、複数の上記の光センサーと、光センサーからの光出力電位が順次入力されるパッファ回路とを有する光センサー装置においては、このパッファ回路に光出力電位がゲート電極に印加される出力用FETを備えていることが望ましい。また、パッファ回路とし50

4

て、光出力電位が入力される伝達容量と、この伝達容量の出力に生ずる伝達電位を初期化する伝達電位初期化手段とを備えていることも有効である。この伝達電位初期化手段としては、光出力電位の初期化時に先立って伝達電位を初期化する電位変換初期化手段を採用することが望ましい。さらに、伝達電位初期化手段として、伝達電位を出力用FETの閾値電位に初期化する閾値電位設定手段を用いることも有効である。そして、この閾値電位設定手段としては、出力用FETと同じ構成の電位設定用FETを用いることができ、この電位設定用FETのドレインとゲート電極とが短絡して用いることが有効である。

【0010】また、出力用FETが設けられている場合は、出力用FETの出力側の電位を初期化する出力電位リセット手段を備えていることが有効であり、さらに、出力用FETの出力端に、この出力電位リセット手段の動作中の貫通電流を遮断するスイッチ手段を設置することが望ましい。

[0011]

【作用】本発明の光センサーにおいては、光電変換手段により光量に応じて発生された電荷が積分手段として用いられる差動増幅回路の入力側に導かれ、この差動増幅回路と並列に接続されている積分容量に蓄積される。このため、差動増幅回路の入力側の電位は一定で出力側の電位が変化し、この変化が増幅されて差動増幅回路より出力される。本発明の光センサーにおいては、上記のような積分手段を用いて光電変換手段からの信号を電圧変換しているため、光量の少ない領域においても線形性の保持された光電変換手段の採用が可能となる。さらに、本発明のセンサーから信号が読み出されるときは、光電変換手段からの電荷が積分容量に保持された状態で読み出されるため、検知した光に対応する信号が破壊されない。

【0012】従って、本発明のセンサーから繰り返して信号を読み出すことも可能となる。

【0013】また、本発明の光センサーからの出力電圧は、積分容量の値に依存するので、センサーの感度の調整が容易となる。さらに、差動増幅回路において、光電変換手段からの電荷を電圧変化に変換しているため、各光電変換手段固有の接合容量の偏差あるいは個々の配線容量の偏差に起因するセンサー出力への影響が抑制される。

【0014】このような光センサーを複数用いることにより、ファクシミリなどに用いられる線型性に優れた光センサー装置を構成することが可能となる。そして、光センサーからの光出力電位が順次入力されるバッファ回路においては、この光出力電位がゲート電極に印加される出力用FETを採用することにより、ソースフォロワが構成される。

【0015】また、このような差動増幅回路の採用され

た光センサーを複数用いる光センサー装置においては、 差動増幅器固有のオフセット電位の影響を排除すること により、より高精度の情報を得ることができる。このた めには、各光センサーの出力側に伝達容量を挿入しても 良いが、光センサーからの光出力電位の順次入力される バッファ回路に伝達容量を設置することにより、装置の 簡略化が図られる。さらに、この伝達容量を各光センサ 一の光出力電位の初期化に先立って初期化しておくこと により、各光センサーの光出力電位を初期化する電位変 動を伝達することが可能となる。このため、光センサー 10 からは光量が少ないときに高レベルの光出力電位が出力 されるが、この伝達容量によりこの極性が変換され、光 量が多いときに高レベルの電位となる伝達電位が出力さ れる。従って、この伝達容量を用いることにより、本発 明に係る光センサー装置からの出力がさらに高精度なも のとなると同時に、従来からの光センサー装置と同様の 特性で出力することが可能となる。また、出力用FET を用いたソースフォロワを採用している場合は、伝達容 量からの伝達電位を出力FETの閾値電位に初期設定す ることにより、出力FETの出力可能電位差を有効に用 20 いることが可能となる。

【0016】また、作動増幅器の負荷を低減するために、出力用FETをソースフォロワとして採用する場合は、出力用FETの出力端の電位を各光センサーからの出力を伝達した後にリセットすることにより、他の光センサーからの出力との混同が避けられる。そして、このリセットの際に、出力用FETに印加される光出力電位あるいは伝達電位を貫通電流が流れない閾値以下としても良いが、出力用FETの出力端に、リセット時の貫通電流を防止するスイッチ手段を設置することにより、出30カ用FETに印加される電流経路を再充電する時間を短縮することが可能となるので、高速動作が可能となる。

[0017]

【実施例】以下に、図面を参照して本発明の実施例を説明する。

【0018】図1に、本発明の実施例に係る光センサー装置の回路構成を示してある。本例のセンサー装置は、n個の光センサー10.1~10.nで構成されており、個々の光センサー10は、フォトダイオード1、このフォトダイオード1の出力が反転入力に入力され、基 40 準電圧Vrefが非反転入力に入力されるオペアンプ2、オペアンプ2と並列に接続され、フォトダイオード1の出力とオペアンプ2の出力を接続する積分容量3並びにリセットスイッチ6、およびオペアンプ2の出力に接続されたコンデンサー4並びに出力スイッチ5により*

6

*構成されている。これらの光センサー10.1~10. nは並列に接続されており、各センサーの出力スイッチ5.1~5.nは、各センサーからの出力をリセットするリセットスイッチ7を経て、パッファ回路11のソースフォロワとして用いられている。そして、このソースフォロワの出力は、出力リセットスイッチ9を経て外部回路12に接続されている。本例の各スイッチ5.1~n、6.1~n、7、および9は、走査回路13の信号により駆動される。

【0019】図2に、この光センサー装置の動作を説明するタイミングチャートを示してある。本例の装置においては、ソースフォロワ8のゲート入力8Gに接続されたリセットスイッチ7と、ソースフォロワ8の出力8Oに接続されたリセットスイッチ9の他端はそれぞれ接地されており、これらのスイッチ7、9は時間間隔T0でオン・オフを繰り返す。これらのスイッチ7、9がオフ状態のときは、各センサーからの出力がゲート8Gに印加され、これに基づいた電位が出力8Oから外部回路に出力される。なお、オン・オフを繰り返す時間が等しい場合に限らず、各時間間隔を適宜設定しても勿論良い。

【0020】また、センサー100出力スイッチ5は、時間 T0間だけオンとなり、この動作を時間間隔 T1を 1 サイクルとして繰り返す。出力スイッチ5がオンとなっているときに、センサーの出力がソースフォロワ8に 供給される。従って、各センサーの出力スイッチ5.1~5.nは各々時間 $2\times T0$ づつ遅れてオン・オフを行う。すなわち、センサー10.10出力スイッチ5.1がオンした $2\times T0$ 時間後に、センサー10.20出力スイッチ5.2がオンとなる。

【0021】センサー100リセットスイッチ6は、時間T2間オンとなり、この動作を出力スイッチ5と同様に、時間T1を1サイクルとして繰り返す。各センサー10.1~n0リセットスイッチ6.1~n0動作のタイミングは、上記にて説明した出力スイッチ5.1~nと同様である。

 $\cdot \cdot (1)$

[0023]

$$Vou t = A (Vre f - Vin) \cdot \cdot \cdot (2)$$

(1) および (2) 式より

Vin = Vref (1/(1+1/A)) · · · (3)

ここで、Aはオペアンプ2の増幅率であり、増幅率Aが 50 1より非常に大きい場合は、VinおよびVoutはV

Vin = Vout

refに初期設定される。

【0024】時刻 t 2に、リセットスイッチ6. 1がオー フとなると、オペアンプ2.1において蓄積動作が開始 される。すなわち、フォトダイオード1.1が光を検知 すると、電荷が発生するため、この電荷が積分容量3. 1に蓄積される。従って、VinとVoutとにΔVの* *電位差が生ずる。この状態は、出力スイッチが時刻 t 3 においてオンするまでの時間Tstの間継続し、この間 フォトダイオード1. 1より光量に応じて電流 I pが流 れたとすると、Δ V は以下の式で表される。

[0025]

$$\Delta V = V i n - V o u t = I p \times T s t / C$$
 · · · (4)

ここで、Cは積分容量3.1の容量値である。この状態 におけるVinおよびVoutは、(2)および(4)※ ※式より以下の通り表される。

[0026]

 $Vou t = (Vre f - \Delta V) / (1 + 1/A)$

 $Vin = Vref - (Vref - \Delta V) / (A+1) \cdot \cdot \cdot (6)$

ここで、増幅率Aが1より非常に大きい場合は、

$$V \circ u t = V r e f - \Delta V$$

· · · (7) \cdots (8)

Vin = Vref

となる。すなわち、フォトダイオード1. 1よりの光量 に応じた電流Ipにより、オペアンプの出力電位Vou tは、Ip×Tst/Cだけ降下し、入力電位Vin は、Vrefに保たれることが判る。

【0027】時刻t3に出力スイッチ5.1がオンとな ると、オペアンプ2.1から上記の出力電位Voutが 20 出力される。このように、オペアンプ2. 1からは、光 量に応じた電流 I p の電圧変換された電位が出力され、 この電位Voutがソースフォロワ8のゲート8Gに印 加される。この際、リセットスイッチ7および9はオフ となっている。バッファ回路11は、オペアンプ2の負 荷を低減するためのものであり、ソースフォロワとし て、nチャンネル型のFETが用いられている。

【0028】この回路11においては、ゲート電位に出 カ8Oであるソース電位が追従するため、ゲート8Gに 印加される各光センサー10.1~nの出力に応じた電 30 位が出力される。図2にはソースフォロワの出力80の 例として、容量が負荷の場合の出力波形を示してある。 なお、各センサー10.1~nの出力には、オペアンプ 2. 1~nの負荷を低減するために、ソースフォロワ8 のゲート容量に対応する容量4.1~nが接続されてお り、その他端は接地されている。

【0029】時刻 t 4において、リセットスイッチ7お よび9がオンとなり、出力スイッチ5. 1がオフとな る。このため、ソースフォロワのゲート電位およびソー ス電位は接地電位にリセットされる。次いで、時刻 t. 1'において、光センサー10.1ではリセットスイッ チ6. 1がオンとなり、新たなサイクルが開始される。 一方、次の光センサー10.2においては、出力スイッ チ5. 2がオンとなり、ソースフォロワ8の各リセット スイッチ7、9がオフとなっているので、光センサー1 0. 2の出力がゲート8Gに印加され、センサー10. 2の検知した光量に比例する電位が出力される。

【0030】図3に本装置の光電変換特性を示してあ る。本例の装置においては、光量が0のときは電流 I p は0であるので、この時の電位V0はVrefからソー 50

スフォロアでの電圧降下分Vthを引いた値となる。光 量が増加すると、電流 I pが増加するので、本例の光セ ンサーからの出力電位は光量と比例して減少する。そし て、オペアンプの正常動作の範囲から決定される下限値 VL に到るまで光量に応じた線形性が確保される。この ように、本例の光センサーにおいては、従来のフォトト ランジスタを用いた光センサーでは、線形性を確保する ことが困難であった弱い光量の領域であっても線形性が 確保できる。また、光量の少ない領域においても応答時 間に差はなく、短い読み取り時間で作動できる。さら に、一般に、電位V0と下限値VLの差は2V程度であ るため、十分なダイナミックレンジを確保することがで

【0031】図4に、本発明の光センサーの光電変換特 性を変化させたようすを示してある。本発明のセンサー の出力電位は、積分容量に反比例するので、積分容量の 値を変化させることにより、センサーの感度の調整を容 易に行うことができる。このため、用途の応じた感度の 光センサー装置を安価に提供することができる。

【0032】さらに、フォトダイオードからの光電流を 積分容量に蓄積した後、オペアンプから出力電圧として 出力するため、フォトダイオードの接合容量のばらつ き、あるいはダイオードからオペアンプに至るまでの配 線容量のばらつきなどに起因する個々の光センサーの特 性に出力側が影響されない。また、フォトダイオードに 印加されている電位は一定に保たれているので、光によ り発生した電流は、全て積分容量に蓄えられる。従っ て、出力として常にフォトダイオードの光電流に比例し た電位差が得られるので、読み取り装置の読み取り位置 による感度のばらつきなどの不具合を抑制することがで

【0033】図5に、本例の光センサーに用いられてい るオペアンプをCMOSを用いて構成した1例を示して ある。図5に示している回路は、CMOSを用いたコン パレータであって、電源電位Vppと接地電位との間に、 電流ミラー回路を構成するようにpチャンネルMOS1

10、111およびnチャンネルMOS112、113 を並列に設置するようにしている。この両者が接続された後に、nチャンネルMOS114を設置して電位V LMT を入力して定電流源としている。そして、nチャンネルMOS112および113のゲートには、それぞれ入力電位Vinおよび基準電位Vrefを印加し、出力電位VoutをpチャンネルMOS110とnチャンネルMOS112との間から取るようにしている。

【0034】図6に上記のコンパレータの入出力特性を示してある。本例の光センサー装置においては、蓄積時 10間Tstが0.1m秒~10秒程度の積分回路として使用するため、バイポーラ素子を用いた高速のオペアンプである必要はなく、上述したような回路構成のコンパレータで十分な特性を得ることが可能である。従って、本例のセンサー装置を安価に製造することが可能である。

【0035】上記のオペアンプに加え、リセットスイッチ等も全てMOSトランジスタで構成することが可能であり、フォトダイオードも含め、本例の光センサー装置を1つの半導体基板上に構成することができる。このため、従来のフォトトランジスタを用いた光センサーと同²⁰様に各種装置に組み込むことが可能である。

【0036】〔実施例2〕図7に、本実施例に係る光センサー装置の回路構成を示してある。本例のセンサー装置も、n個のフォトダイオード1からなる光センサー10.1~10.nで構成されている。個々の光センサー10においても、実施例1と同様に、フォトダイオード1、このフォトダイオード1の出力が入力されるオペアンプ2、さらにオペアンプ2と並列に接続された積分容量3並びにリセットスイッチ6等から構成されている。これらの構成の内、実施例1と共通する部分においては、同じ符号を付し、説明を省略する。本例の光センサー装置は、各光センサー10.1~10.nの出力が順次入力されるバッファ回路11において、各光センサーからの出力が導入される部分に伝達用の伝達容量30が*

10

*挿入されている。すなわち、各センサー $10.1\sim1$ 0. $1\sim1$ 0. $1\sim5$

【0037】この結果伝達容量30の出力側30bに現れた伝達電位が、バッファ回路11のソースフォロワとして用いられているnチャンネルMOS8のゲート8Gに印加されるようになっている。さらに、出力側30bでもでいる。さらに、出力側30bでであるリセットスイッチ7の一端が接続されている。そして、このリセットスイッチ7の他端には、ソースフォロワであるMOS8と同様の構成のnチャンネルMOS31が接続されている。さらに、このMOS31のゲート電極31gとドレイン31dが短絡されているので、リセットスイッチ7により、出力側30bの電位は、MOS31の閾値電位Vthに設定されるようになっている。

【0038】実施例1において説明したように、フォトダイオード1、オペアンプ2、積分容量3並びにリセットスイッチ6を用いた光センサー10を採用することにより、線型性の確保された、感度の良い光センサー装置を実現することができる。このオペアンプ2には、個々に微小なオフセット電位を有していることが一般的である。従って、光量の少ない領域において、これらの微小なオフセット電位により、個々の光センサーからの出力電位のばらつきことがある。このため、高品位で高精度な画像データを得るためには、このオフセット電位の影響を除去することが望ましい。すなわち、図9に示すより、オペアンプの非反転入力に基準電位Vrefを入力しても、光センサーのリセットされた初期電位Vint以下のようになる。

[0039]

 $Vint = Vref + Vof \qquad \cdots \qquad (11)$

従って、式(7)に示した光センサーからの出力電位 V※ ※outは、

 $Vout = Vref + Vof - \Delta V \cdot \cdot \cdot (12)$

となり、Vofだけシフトした電位が出力される。この Vofは微小であるが、個々のオペアンプに固有のもの であり、個々の光センサーからの出力のばらつきとして 40 現れるのである。従って、このオフセット電位Vofを 除去することにより、微小な光量領域まで線型性の確保 され、さらに高精度の光センサー装置を実現することが できるのである。

【0040】このため、本装置においては、バッファ回路11に伝達容量30を挿入し、この伝達容量30を用いて各光センサー10.1~10.nのオフセット電位Vof.1~Vof.nがキャンセルできるようにしている。さらに、本装置においては、各光センサー10.1~10.nの初期化時の電位変動を伝達容量30を介50

して得ることにより、光量を比例した電位をバッファ回路11から外部回路に出力できるようにしている。このため、本例の装置は、従来の光センサー装置と同様に、 光量が大きいときに電位の高い信号を出力できるので、 より使いやすい装置となっている。

【0041】次に、図8のタイミングチャートに基づき、本装置の各部の動作を説明する。

【0042】本例の装置においても、実施例1と同様にスイッチ7、9は時間間隔T0のパルスによりオン・オフを繰り返す。従って、これらのスイッチ7、9がオフ状態のときは、各センサーからの出力が伝達容量30を介してゲート8Gに印加され、これに基づいた電位が出力80から外部回路に出力される。なお、オン・オフを

繰り返す時間が等しい場合に限らず、各時間間隔を適宜 設定しても良いことは実施例1と同様である。また、各 光センサーの出力スイッチ5およびリセットスイッチ6 が時間T1を周期として駆動されることも実施例1と同 様である。本装置においては、光センサー10.1~1 0. nの初期化時の電位変化をバッファ回路11に伝達 するため、先ず、出力スイッチ5がオンとなる。そし て、伝達容量30の入力側30aの電位を各光センサー 10.1~10. nにおいて光量が電圧変換された値に 初期設定する。そして、時間TO後、出力スイッチ5を 10 オン状態に保持したままリセットスイッチ6を時間T0 間オンとし、光センサーの出力電位を初期設定する。こ*

Vout. $1 = Vref + Vof. 1 - \Delta V1 \cdot \cdot \cdot (13)$

※定される。

[0044]

ここでVof. 1は、光センサー10. 1固有のオフセ ット電位であり、ΔV1は、式(4)に示す光センサー 10.1の感知した光量が電位変換された値である。そ して、出力スイッチ5.1がオンとなっているので、伝 達容量30の入力側30aの電位は、Vout. 1に設 定される。一方、伝達容量30の出力側30bの電位 は、リセットスイッチ7がオンとなっているので、MO 20 S31を介してソースフォロワ8の閾値電位Vthに設※

Vout. 1' = Vref+Vof. 1

にリセットされる。これと同時に、伝達容量の入力側3 0 a も V o u t. 1'に設定される。従って、入力側3 0 a の電位は、式 (13) および (14) から判るよう*

 $V t r = V t h + \Delta V 1$

となる。このように、本装置の伝達容量30から出力さ れる電位変動Vtrは、各光センサーのオフセット電位 に影響されない。また、この電位変動Vtrが印加され るソースフォロワ8においては、時刻t11においてV30 ると、実施例1において説明したように、光センサー1trが閾値Vthであるため出力電位は0である。ま た、時刻t12においてVth+ΔV1がゲート電極に 印加されるので、このソースフォロワ8からはΔV1だ け上昇した電位が出力される。従って、本装置の出力 は、光量が多いときに高い電位が出力されるようになっ ており、従来用いられている光センサー装置と同様の、 一般的な極性を持った出力特性であるので、ファクシミ☆

*れと同時に、伝達容量の入力側30aの電位が光量の電 圧変換分だけ上昇する。その後、すなわち、出力スイッ チ5がオンしてから時間T0×2経過した後に出力スイ ッチ5をオフとし、光センサーは光量の測定を再開し、 バッファ回路には次の光センサーを接続する。

12

【0043】これらの動作を時刻を追って説明する。時 刻 t 1 1 において、出力スイッチ5. 1 がオンすること により、光センサー10.1が選択される。この時刻 t 11において、光センサー10.1の出力電位Vou t. 1は(12)式より以下の通りとなる。

【0045】次に、時刻t12において、光センサー1 0. 1のリセットスイッチ6. 1がオンとなると、オペ

アンプ2. 1の出力は基準電位に初期設定される。この

際、上述したように、オペアンプ毎にオフセット電位が 存在するので、オペアンプ2.1の出力、すなわち、光

センサー10.1の出力は、

 \cdots (14) ★に、ΔV1上昇する。一方、出力側30bの電位Vtr はリセットスイッチ 7 がオープンとなっているので、入 力側30aの電位変動に呼応して

...(15)

☆リなどに組み込み易くなっている。

【0046】さらに、時刻t13において、出力スイッ チ5. 1がオフとなり、出力スイッチ5. 2がオンとな 0. 1のオペアンプ2. 1において光量に応じた蓄積動 作が開始される。また、バッファ回路11には、光セン サー10.2の出力が印加され、伝達容量の入力側30 aは、以下に示す光センサー10.2の出力電位Vou t. 2に設定される。

[0047]

Vout. $2 = Vref + Vof. 2 - \Delta V2 \cdot \cdot \cdot (16)$

hには、

そして、時刻 t 1 4 において、光センサー10. 2 の出 ◇の入力側30aの電位も上昇し、 力電位がリセットされると式(14)と同様に伝達容量◆40

Vout. 2' = Vref + Vof. 2'

となる。従って、時刻t13において再度Vthにリセ ットされている伝達容量の出力側30bの伝達電位Vt

 $Vtr = Vth + \Delta V2$

が現れる。これによりソースフォロワ8からはΔV2が 出力される。

【0048】本装置においては各光センサー10.1~ 10. nに対して時間T1を1周期としてこれらの動作 を繰り返し、連続的な画像データの入力を可能としてい \cdots (18)

【0049】すなわち、時刻t11から時間T1後のt 11'において光センサー10.1の出力スイッチ5. 1が再度オンとなり、時刻 t 1 3 から蓄積された光量が 電位に変換されてパッファ回路11に伝達される。 時刻 t 1 2 、 t 1 3 、 t 1 4 からT 0 時間後の時刻 t 1 2'、t13'、t14'においても、それぞれ時刻 t

 \cdots (17)

12、t13、t14における動作が繰り返される。
【0050】このように、本例の装置においては、バッファ回路に伝達容量を挿入することにより、各光センサーの出力からオフセット電位の影響を削除した電位変動を抽出することができる。従って、各光センサーに用いられているオペアンプ固有の微小なオフセット電位の影響をも除去することが可能であり、微弱な光量に対してもばらつきを防止し、その光量に則した電位変動を出力することが可能である。このように本例の光センサー装置においては、オフセット電位の影響がでやすい低光量がにおいても、線型性が維持され、さらに、ばらつきもない高精度の画像データを出力することができる。また、出力信号として、従来の装置と同様に光量の大きな場合に高レベルとなる信号が出力できるので、互換性に富、使い易い装置が実現できる。

【0051】〔実施例3〕図10に、本実施例に係る光 センサー装置の回路構成を示してある。本例のセンサー 装置も、n個のフォトダイオード1からなる光センサー 10.1~10.nで構成されている。個々の光センサ -10においても、実施例1と同様に、フォトダイオー ²⁰ ド1、このフォトダイオード1の出力が入力されるオペ アンプ2、さらにオペアンプ2と並列に接続された積分 容量3並びにリセットスイッチ6等から構成されてい る。これらの構成の内、実施例1と共通する部分におい ては、同じ符号を付し、説明を省略する。本例の光セン サー装置は、短時間読出を可能とするための、各光セン サー10.1~10. nの出力をインピーダンス変換し て出力するソースフォロワ8において、そのゲート電極 8 Gに設置されていたリセットスイッチ7を省略するこ とにより、さらに高速の出力を可能とする光センサー装 30 置である。

【0052】ソースフォロワ8の出力側は、次の光センサーに対応する出力との混同などが発生することを防止するため、各光センサー10.1~10.nからの出力を伝達した後にリセットスイッチ9により低電位にリセットされる。この際、ソースフォロワ8に印加されている光センサーからの出力電位が、ソースフォロワ8であるMOSFETの閾値電位を越えている場合は、リセットスイッチ9を通って大量の貫通電流が流れることとなり、消費電流の点から大きな問題となる。従って、ソースフォロワ8の出力側のリセットスイッチ9をオンすると同じタイミングで、光センサー出力側、すなわち、ソースフォロワ8のゲート電位をリセットスイッチ7をオンすることにより、低電位とし、この貫通電流を防止している。

【0053】そして、リセットスイッチ7および9がオンとなっている間は、光センサー10.1~10.nの出力スイッチ5.1~5.nをオフとしているため、共通線41およびゲート電極8Gの電位は0Vまで低下する。その結果、各光センサー10.1~10.nのオペ 50

14

アンプ2. $1 \sim 2$. nは、出力スイッチ5. $1 \sim 5$. nからソースフォロワ8のゲート電極8Gまでの共通線41をその都度充電する必要が生ずる。この共通線41の配線容量は、1pF程度の値を持ち、また、各光センサー10. $1 \sim 1$ 0. nからの出力電位は0 $V \rightarrow 2 \sim 3$ V と大きい。このため、光センサー装置に含まれる光センサー10の数が大きくなると、その充電時間が無視できなくなる。

【0054】図13に、実施例1に示した光センサー装置におけるソースフォロワ8のゲート電位Vgの変化と、ソースフォロワ8の出力側の電位変化Voの時間様子をシミュレートした結果を示してある。このシミュレーションにおいては、共通線41の容量を1pF、オペアンプの各トランジスタサイズを数 μ m程度で構成し、クロック周波数は500KHzとしている。本図にて判るように、リセットスイッチ9がオンとなる毎に、ゲート電位Vgが0Vまで落ち込むため、ソースフォロワ8の出力電位Voの立ち上がりはシャープにならず、また、なかなか安定しない。

【0055】そこで、本実施例においては、ソースフォロワ8の出力電位Voの立ち上がりを速くし、高速動作を可能とするために、ゲート電極8G側のリセットスイッチを省き、ゲート電位Vgの落ち込みを防止するようにしている。一方、ソースフォロワ8の出力側のリセット時に貫通電流が流れることを防止するため、ソースフォロワ8の出力端8Oに遮断スイッチ40を設置している。そして、ソースフォロワ8の出力側をリセットするリセットスイッチ9がオンとなった時に、遮断スイッチ40をオフとして貫通電流を防止している。

【0056】図11に示す本実施例のタイミングチャートに基づき、本装置の動作を説明する。なお、各光センサー10.1~10.nの動作およびオペアンプの出力は実施例1と同様につき説明を省略する。先ず、時刻t21に、出力スイッチ5.1がオンすると、共通線41の電位、すなわち、ソースフォロワ8の入力8Gの電位は、オペアンプ2.1の出力電位と等しくなり、ソースフォロワ8のゲート電位として基準電位Vrefから Δ V1だけ低い値が設定される。これと同時に、ソースフォロワ8の出力側はリセットスイッチ9がオンとなりリセットされる。

【0057】しかし、ソースフォロワ8の出力端に設置されている遮断スイッチ40がオフとなっているので、貫通電流は流れない。次に時刻t22において、リセットスイッチ9がオフとなり、遮断スイッチ40がオンとなると、ソースフォロワ80の出力側に、その時のゲート電位、すなわち、 Δ V1に対応する出力電圧が現れる。この際、図2に示す実施例1と異なり、ソースフォロワ8のゲート電極8Gは、すでに時刻t21からオペアンプ2.1の出力と接続されているので、時刻t22においては、ソースフォロワ8の入力電位はオペアンプ

2. 1の出力電位と略同電位となっている。従って、共通線41およびゲート電極8Gを充電するための時間遅れはなく、ソースフォロワ8からの出力電位の立ち上がりはシャープとなる。このため、本装置の動作速度の向上を図ることができる。

【0058】次に、時刻t23において、出力スイッチ 5. 1、およびスイッチ10がオフとなり、光センサー 10.1のリセットスイッチ6.1、光センサー10. 2の出力スイッチ5. 2およびリセットスイッチ9がオ ンとなる。従って、共通線41およびソースフォロワ8 10 のゲート電極8Gにはオペアンプ2.2の出力ΔV2が 印加される。そして、ソースフォロワ8の出力側はリセ ットされるが、遮断スイッチ10がオフとなっているの で貫通電流は流れない。このように、本実施例において は、実施例1と異なり、共通線41およびゲート電極8 Gにオペアンプ2. 1の出力電位 ΔV1からオペアンプ 2. 2の出力電位 ΔV 2が直接印加される。従って、一 端0Vに下がった後、オペアンプ2.2の出力電位 ΔV 2が印加される実施例1の装置と比較し、電位の変化量 も小さく、ソースフォロワ8のゲート電位も即座に追従 20 可能となっている。さらに、充電量が少ないため、オペ アンプ2.2の消費電力も小さくて良い。

【0059】次に、時刻 t24において、スイッチ9がオフとなり、遮断スイッチ10がオンとなるので、ソースフォロワの出力側にオペアンプ2.2の出力電位 ΔV 2に対応した出力電圧が現れる。なお、光センサー10.1は、実施例1と同様に、リセットスイッチ6.1が時刻 t25にオフとなるので、リセットが完了し、再び積分動作を開始する。

【0061】このように、本実施例においては、ソースフォロワの出力端に遮断スイッチを設けることにより、ソースフォロワのリセット時の貫通電流を防止している。従って、ソースフォロワのゲート電位が各センサーの出力後に毎回0Vにリセットされることがなく、ゲート電位を各センサーの出力電位に短時間に設定することができる。さらに、ソースフォロワをリセットしている時間、すなわち、ソースフォロワの出力側のリセットス50

16

イッチがオンとなっている間に、次の光センサーの出力 電位をソースフォロワのゲート電位として印加すること が可能となる。従って、ソースフォロワの出力側のリセ ットが完了し、各光センサーに対応した出力電位を出力 する際には、すでに、ソースフォロワのゲート電位に、 選択された光センサーの出力電位を確立させることがで きる。このため、ソースフォロワのリセットが完了して から各光センサーの出力電位が印加される実施例1の装 置と比較し、ソースフォロワからの出力信号の立ち上が りを良くすること可能となる。このように、本実施例に おいては、ソースフォロワからの出力波形が、立ち上が りがシャープで、短時間に各光センサーの出力電位に対 応した値に安定することから、さらに高速動作の可能な 光センサー装置を実現することができ、多数の光センサ ーを用いた光センサー装置であっても、動作の早い装置 を実現することが可能となる。

【0062】なお、本例および実施例1においては、フォトダイオードを用いているが、pinフォトダイオードあるいはアバランシェフォトダイオードなどの種々のフォトダイオードを用いて装置を構成することが可能である。

[0063]

【発明の効果】以上説明したように、本発明の光センサーおよびそれを用いた光センサー装置においては、差動増幅器と積分容量を用いて、フォトダイオードなどの光電変換手段からの光電流を電圧変換して出力することを特徴としている。従って、低照度領域においても、線形性の確保されたフォトダイオードなどの光電変換手段を用いて光センサーを構成することが可能となる。

【0064】さらに、積分容量の値を変化することにより、容易にセンサーの感度を調整することができる。そして、フォトダイオードの光電流を差動増幅器を用いて電圧に変換して出力しているので、個々のフォトダイオードに起因する光センサー装置の感度への影響を抑制することが可能となる。従って、本発明に係るセンサー装置を、感度のばらつきの少ない装置とすることができる。

【0065】また、複数の光センサーからの光出力電位が順次入力されるパッファ回路において、これらの光出力電位を伝達する伝達容量を挿入することにより、各光センサーに用いられているオペアンプ固有のオフセット電位の影響も除去することができる。このため、光量の少ない場合においても、微小なオフセット電位による感度のばらつきを防止することが可能であり、さらに高精度の光センサー装置を実現することができる。同時に、この伝達容量を挿入することにより、従来の光センサー装置と同様に光量が大きい時に、高レベルとなる出力信号を供給する光センサー装置が実現できる。このため、従来の光センサー装置との互換性に富、使い易い装置が供給可能となる。

【0066】さらに、バッファ回路を構成する出力用下 ETの出力端に、出力用下ETの出力側をリセットする 際の貫通電流を防止する遮断スイッチを設置することに より、出力用下ETの入力側のリセットを省略とすることができる。このため、各光センサーの光出力電位を、出力用下ETの出力状態に先立って出力用下ETのゲート電位として確立することが可能となる。これにより、出力用下ETからの出力信号の立ち上がりをシャープとし、高速動作の可能な光センサー装置を実現することができる。

【0067】また、本発明に係る光センサーは、MOSトランジスタにより構成された回路で実現できるので、フォトダイオードも含めて一つの半導体基板上に形成可能である。従って、従来のフォトトランジスタなどの光ディバイスと同様にファクシミリ装置等へ組み込むことができる。

【図面の簡単な説明】

【図1】本発明の実施例1に係る光センサー装置の回路 構成を示す回路図である。

【図2】図1に示す光センサー装置の動作を示すタイミ ²⁰ ングチャートである。

【図3】図1に示す光センサーの光電変換特性を示すグラフ図である。

【図4】図1に示す光センサーの光電変換特性の変化を説明するグラフ図である。

【図5】図1に示す光センサーに用いられているオペアンプの回路構成を示す回路図である。

【図6】図5に示すオペアンプの作動特性を示すグラフ図である。

【図7】本発明の実施例2に係る光センサー装置の回路 30 構成を示す回路図である。

【図8】図7に示す光センサー装置の動作を示すタイミングチャートである。

【図9】図1に示す光センサーの光電変換特性を説明するグラフ図である。

【図10】本発明の実施例3に係る光センサー装置の回路構成を示す回路図である。

【図11】図10に示す光センサー装置の動作を示すタイミングチャートである。

【図12】図10に示す光センサー装置におけるバッフ 40 ァ回路の入力電位と出力電位の時間変動をシミュレーションした結果を示すグラフ図である。

【図13】実施例1に示す光センサー装置におけるバッファ回路の入力電位と出力電位の時間変動をシミュレー

18

ションした結果を示すグラフ図である。

【図14】従来のフォトトランジスタを用いた光センサー装置の回路構成を示す回路図である。

【図15】図14に示すフォトトランジスタの作動特性 を示すグラフ図である。

【図16】図14に示す光センサーの光電変換特性を示すグラフ図である。

【符号の説明】

1. 1~1. n ・・・ フォトダイオード

2. 1~2. n ・・・ オペアンプ

3. 1~3. n ・・・ 積分容量

4. 1~4. n ・・・ コンデンサー

5. 1~5. n ・・・ 出力スイッチ

6. 1~6. n ・・・ リセットスイッチ

7 ・・・ リセットスイッチ

8 ・・・ nチャンネルMOS

8G・・・ MOSのゲート入力

8O・・・ MOSの出力

9 ・・・ リセットスイッチ

3 10.1~10.n ··· 光センサー

11 ・・・ バッファ回路

12 ・・・ 外部回路

13 ・・・ 走査回路

20.1~20.n ・・・ フォトダイオード

21. 1~21. n ・・・ スイッチ

22. 1~22. n ・・・ ベースコレクタ間容量

24 ・・・ リセットスイッチ

25 ・・・ 走査回路からの信号

30 ・・・ 伝達容量

31 ・・・ リセット用FET

40 ・・・ 遮断スイッチ

41 · · · 共通線

110, 111 ・・・ pチャンネルMOS

112, 113, 114 · · · nチャンネルMOS

Vin ・・・ オペアンプの入力電位

Vout・・・ オペアンプの出力電位

Vref・・・ 基準電位

Vof ・・・ オフセット電位

V 0 ・・・ オペアンプの初期電位

Vi ・・・ オペアンプの作動下限値


T0, T1, T2 ・・・ 時間間隔


Tst ・・・ 蓄積時間

t 1, t 2, t 3, t 4···時刻

t 1 1, t 1 2, t 1 3, t 1 4···時刻


【図1】








【図2】


(図中スイッチはHがオンを表わす)
























【図7】



【図8】







(図11) (図中スイツチはHカザオンを表わす)

